引入逻辑混淆是针对集成电路（IC）的多个硬件威胁的关键防御，包括反向工程（RE）和知识产权（IP）盗窃。逻辑混淆的有效性受到最近引入的布尔满意度（SAT）攻击及其变体的挑战。还提出了大量对策，以挫败SAT袭击。不论针对SAT攻击的实施防御，大型权力，性能和领域的开销是必不可少的。相比之下，我们提出了一种认知解决方案：基于神经网络的UNSAT子句翻译器Satconda，它会造成最小的区域和开销，同时以无法穿透的安全性保留原始功能。 SATCONDA与UNSAT子句生成器一起孵育，该生成器通过最小的扰动（例如包含一对逆变器或缓冲液）转换现有的结合性正常形式（CNF），或者根据提供的CNF添加新的轻巧UNSAT块。为了有效的Unsat子句生成，Satconda配备了多层神经网络，该网络首先了解特征（文字和条款）的依赖性，然后是一个长期 - 长期内存（LSTM）网络，以验证和回溯SAT-硬度，以更好地学习和翻译。我们拟议的Satconda在ISCAS85和ISCAS89基准上进行了评估，并被认为可以防御为硬件RE设计的多个最先进的SAT攻击。此外，我们还评估了针对Minisat，Lingeling和葡萄糖SAT求解器的拟议SATCONDAS经验性能，这些溶剂构成了许多现有的Deobfuscation SAT攻击。

在过去的十年中，在逻辑锁定的设计和评估方面取得了很大进展;一种维护整个电子供应链中集成电路完整性的首选技术。然而，机器学习的广泛增殖最近引入了评估逻辑锁定方案的新途径。本文总结了当代机器学习模型前沿的逻辑锁定攻击和对策的最新发展。基于所提出的工作，重点突出了关键的外卖，机会和挑战，为下一代逻辑锁定设计提供了建议。

在综合电路制造过程中插入的隐形硬件木马（HTS）可以绕过关键基础架构的安全性。尽管研究人员提出了许多检测HTS的技术，但存在一些局限性，包括：（i）成功率低，（ii）高算法复杂性，以及（iii）大量的测试模式。此外，先前检测技术最相关的缺点源于不正确的评估方法，即，他们假设对手会随机插入HTS。这种不适当的对抗性假设使检测技术能够声称高HT检测准确性，从而导致“错误的安全感”。不幸的是，据我们所知，尽管关于检测在制造过程中插入的HTS的研究多了十年，但仍未进行对HT检测技术进行系统评估的协调努力。在本文中，我们扮演着现实的对手的角色，并通过使用加固学习（RL）开发自动化，可扩展和实用的攻击框架，质疑HT检测技术的功效。损耗逃避了两个HT检测类别的八种检测技术，展示了其不可知论行为。与随机插入的HTS相比，消耗量达到$ 47 \ times $ $ $ 47 \ times $ and $ 211 \ times $的平均攻击成功率。我们通过评估从广泛使用的学术套房到较大的设计（例如开源MIPS和MOR1KX处理器）到AES和AE AE和GPS模块等较大的设计，从而证明了损耗的逃避能力。此外，我们通过两个案例研究（特权升级和杀死开关）对MOR1KX处理器展示了损耗生成的HTS的影响。我们设想我们的工作以及发布的HT基准和模型，促进了更好的HT检测技术的发展。

Graph neural networks (GNNs) have pushed the state-of-the-art (SOTA) for performance in learning and predicting on large-scale data present in social networks, biology, etc. Since integrated circuits (ICs) can naturally be represented as graphs, there has been a tremendous surge in employing GNNs for machine learning (ML)-based methods for various aspects of IC design. Given this trajectory, there is a timely need to review and discuss some powerful and versatile GNN approaches for advancing IC design. In this paper, we propose a generic pipeline for tailoring GNN models toward solving challenging problems for IC design. We outline promising options for each pipeline element, and we discuss selected and promising works, like leveraging GNNs to break SOTA logic obfuscation. Our comprehensive overview of GNNs frameworks covers (i) electronic design automation (EDA) and IC design in general, (ii) design of reliable ICs, and (iii) design as well as analysis of secure ICs. We provide our overview and related resources also in the GNN4IC hub at https://github.com/DfX-NYUAD/GNN4IC. Finally, we discuss interesting open problems for future research.

命题满足（SAT）是一个NP完整的问题，它影响了许多研究领域，例如计划，验证和安全性。主流现代SAT求解器基于冲突驱动的子句学习（CDCL）算法。最近的工作旨在通过图神经网络（GNNS）产生的预测来改善其可变分支启发式方法来增强CDCL SAT求解器。但是，到目前为止，这种方法要么尚未使解决方案更有效，要么需要在线访问大量的GPU资源。为了使GNN改进实用，本文提出了一种称为Neurocomb的方法，该方法以两个见解为基础：（1）重要变量和条款的预测可以与动态分支相结合，为更有效的混合分支策略，（2）它是（2）它是足以在SAT解决开始之前仅查询神经模型一次。 NeuroComb被实施，以增强称为Minisat的经典CDCL求解器，以及最新的CDCL求解器，称为葡萄糖。结果，它允许Minisat在最近的SATCOMP-2021竞争问题设置中解决11％和葡萄糖更多的问题，仅计算资源需求只有一个GPU。因此，NeuroComb是通过机器学习改善SAT解决的有效和实用方法。

在本文中，我们提出了Satformer，这是一种基于新颖的变压器解决方案，可用于布尔（SAT）解决方案。与现有的基于学习的SAT求解器不同，在问题实例级别上学习的satformer学习了难以满足的问题实例的最低限度不满意的内核（MUC），这些实例为这些问题的因果关系提供了丰富的信息。具体而言，我们应用图形神经网络（GNN）以在连接正常格式（CNF）中获得条款的嵌入。层次变压器体系结构应用于子句嵌入以捕获条款之间的关系，并且当组成UNSAT核心的条款在一起时，自我发项权的权重被学到了很高，并将其设置为低。通过这样做，Satformer有效地了解了SAT预测条款之间的相关性。实验结果表明，Satformer比现有的基于端到端学习的SAT求解器更强大。

MD4 and MD5 are seminal cryptographic hash functions proposed in early 1990s. MD4 consists of 48 steps and produces a 128-bit hash given a message of arbitrary finite size. MD5 is a more secure 64-step extension of MD4. Both MD4 and MD5 are vulnerable to practical collision attacks, yet it is still not realistic to invert them, i.e. to find a message given a hash. In 2007, the 39-step version of MD4 was inverted via reducing to SAT and applying a CDCL solver along with the so-called Dobbertin's constraints. As for MD5, in 2012 its 28-step version was inverted via a CDCL solver for one specified hash without adding any additional constraints. In this study, Cube-and-Conquer (a combination of CDCL and lookahead) is applied to invert step-reduced versions of MD4 and MD5. For this purpose, two algorithms are proposed. The first one generates inversion problems for MD4 by gradually modifying the Dobbertin's constraints. The second algorithm tries the cubing phase of Cube-and-Conquer with different cutoff thresholds to find the one with minimal runtime estimation of the conquer phase. This algorithm operates in two modes: (i) estimating the hardness of an arbitrary given formula; (ii) incomplete SAT-solving of a given satisfiable formula. While the first algorithm is focused on inverting step-reduced MD4, the second one is not area-specific and so is applicable to a variety of classes of hard SAT instances. In this study, for the first time in history, 40-, 41-, 42-, and 43-step MD4 are inverted via the first algorithm and the estimating mode of the second algorithm. 28-step MD5 is inverted for four hashes via the incomplete SAT-solving mode of the second algorithm. For three hashes out of them this is done for the first time.

综合电路（IC）供应链的全球化已将大部分设计，制造和测试过程从单一的受信任实体转移到全球各种不信任的第三方实体。使用不信任的第三方知识产权（3PIP）的风险是，对手可能会插入称为硬件木马（HTS）的恶意修改。这些HT可以损害完整性，恶化性能，拒绝服务并改变设计的功能。尽管文献中已经提出了许多HT检测方法，但HT定位的关键任务被忽略了。此外，一些现有的HT本地化方法具有多个弱点：依赖黄金参考，无法概括所有类型的HT，缺乏可扩展性，低位置分辨率以及手动功能工程/属性定义。为了克服他们的缺点，我们通过利用图形卷积网络（GCN）提出了一种新颖的，无参考的HT定位方法。在这项工作中，我们将电路设计转换为其内在数据结构，绘制并提取节点属性。之后，图形卷积对节点进行自动提取，以将节点分类为特洛伊木马或良性。我们的自动化方法不会通过手动代码审查来负担设计师的负担。它以99.6％的精度，93.1％的F1得分和假阳性速率低于0.009％的速率定位特洛伊木马信号。

We present the Neural Satisfiability Network (NSNet), a general neural framework that models satisfiability problems as probabilistic inference and meanwhile exhibits proper explainability. Inspired by the Belief Propagation (BP), NSNet uses a novel graph neural network (GNN) to parameterize BP in the latent space, where its hidden representations maintain the same probabilistic interpretation as BP. NSNet can be flexibly configured to solve both SAT and #SAT problems by applying different learning objectives. For SAT, instead of directly predicting a satisfying assignment, NSNet performs marginal inference among all satisfying solutions, which we empirically find is more feasible for neural networks to learn. With the estimated marginals, a satisfying assignment can be efficiently generated by rounding and executing a stochastic local search. For #SAT, NSNet performs approximate model counting by learning the Bethe approximation of the partition function. Our evaluations show that NSNet achieves competitive results in terms of inference accuracy and time efficiency on multiple SAT and #SAT datasets.

The automated synthesis of correct-by-construction Boolean functions from logical specifications is known as the Boolean Functional Synthesis (BFS) problem. BFS has many application areas that range from software engineering to circuit design. In this paper, we introduce a tool BNSynth, that is the first to solve the BFS problem under a given bound on the solution space. Bounding the solution space induces the synthesis of smaller functions that benefit resource constrained areas such as circuit design. BNSynth uses a counter-example guided, neural approach to solve the bounded BFS problem. Initial results show promise in synthesizing smaller solutions; we observe at least \textbf{3.2X} (and up to \textbf{24X}) improvement in the reduction of solution size on average, as compared to state of the art tools on our benchmarks. BNSynth is available on GitHub under an open source license.

命题模型计数或#SAT是计算布尔公式满足分配数量的问题。来自不同应用领域的许多问题，包括许多离散的概率推理问题，可以将#SAT求解器解决的模型计数问题转化为模型计数问题。但是，确切的#sat求解器通常无法扩展到工业规模实例。在本文中，我们提出了Neuro＃，这是一种学习分支启发式方法，以提高特定问题家族中的实例的精确#sat求解器的性能。我们通过实验表明，我们的方法减少了类似分布的持有实例的步骤，并将其推广到同一问题家族的更大实例。它能够在具有截然不同的结构的许多不同问题家族上实现这些结果。除了步骤计数的改进外，Neuro＃还可以在某些问题家族的较大实例上在较大的实例上实现壁式锁定速度的订单，尽管开头查询了模型。

随着神经网络的不断扩展，对其财产的完整和合理验证的需求变得至关重要。近年来，确定二进制神经网络（BNN）在布尔逻辑中具有等效的表示，并且可以使用诸如SAT求解器之类的逻辑推理工具进行正式分析。但是，迄今为止，只能将BNN转换为SAT公式。在这项工作中，我们介绍了真实表深卷积神经网络（TTNETS），这是一个新的sat-odsody型号，首次是现实价值的重量。此外，它通过构造承认，在稳健性验证设置中，包括调节后和拖延性，包括后调整功能。后一种属性导致比BNN更紧凑的SAT符号编码。这使使用一般SAT求解器的使用使属性验证更加容易。我们证明了TTNET关于形式鲁棒性属性的值：TTNET在具有可比的计算时间的所有BNN的验证精度上优于验证的准确性。更普遍地，它们代表了所有已知的完整验证方法之间的相关权衡：TTNET在快速验证时间内实现了高验证的精度，并且没有超时。在这里，我们正在探索TTNET的概念证明，以实现非常重要的应用（稳健性的完整验证），我们相信这个新颖的实现的网络构成了对功能正式验证需求不断增长的实际响应。我们假设TTNET可以应用于各种基于CNN的架构，并将其扩展到其他属性，例如公平性，故障攻击和精确规则提取。

故障自然是随机的，而大多数人造系统，尤其是计算机都可以确定地工作。这需要将概率理论与数学逻辑，自动机和切换电路理论联系起来。本文通过量子信息理论提供了这种连接，这是量子物理学遵守概率定律的直观方法。在本文中，我们提供了一种新的方法，用于计算使用基于门的量子计算机开关电路的诊断。该方法是基于将代表叠加错误的量子位放置的想法，并同时诊断出所有的量子，通常是指数级的。我们从经验上将用于诊断的量子算法与基于SAT和模型计数的方法进行比较。对于组合电路的基准，我们在估计故障的真实概率方面建立了不到百分之一的误差。

逆向工程集成电路网表是一个强大的工具，可以帮助检测恶意逻辑和抵消设计盗版。该域中的一个关键挑战是设计中数据路径和控制逻辑寄存器的正确分类。我们展示了一种新的基于学习的寄存器分类方法，该方法将图形神经网络（GNN）与结构分析相结合，以将寄存器分类在电路中，以高精度和概括不同的设计。 GNN在处理电路网表方面特别有效，以便在节点和它们的邻域的利用，以便学习有效地区分不同类型的节点。结构分析可以进一步通过GNN将被错误分类错误分类的寄存器通过分析在网表图中的强连接的组件来纠正为状态寄存器。一组基准的数值结果表明，Reignn可以平均实现96.5％的平衡准确性和不同设计的灵敏度97.7％。

片上系统（SoC）开发人员越来越依赖于从不受信任的第三方供应商获得的预先验证的硬件知识产权（IP）块。这些IP可能包含隐藏的恶意功能或硬件特洛伊木马，以损害制造的SOC的安全性。最近，监督机器学习（ML）技术在第三方IPS（3PIPS）中识别潜在特洛伊木马网的蚊帐具有有前途的能力。但是，他们带来了几项重大挑战。首先，他们并没有引导我们最佳选择可靠地涵盖各种特洛伊木马的特点。其次，它们需要多个无特洛伊木马/可信设计来插入已知的特洛伊木马并生成培训的模型。即使一系列可靠的设计可用于培训，嫌疑IP也可能与该集合的可信设计截然不同，这可能会对验证结果产生负面影响。第三，这些技术仅识别一套需要手动干预以了解潜在威胁的嫌疑人的特洛伊木网。在本文中，我们提供了VIPR，一个系统的机器学习（ML）基于3PP的信任验证解决方案，用于消除对培训的可信设计的需求。我们介绍了一个全面的框架，相关算法，以及用于获得最佳特征的刀具流，培训目标机器学习模型，检测嫌疑网，并从嫌疑网识别特洛伊木马电路。我们评估了几种信任集线器特洛伊木马基准测试的框架，并在不同培训的型号，选择功能和后处理技术方面提供了对检测性能的比较分析。所提出的后处理算法将误报可降低至92.85％。

由于对不同部门的电子芯片的需求不断增长，因此，半导体公司被授权离岸其制造流程。这一不必要的事情使他们对筹码的筹码有关，并引起了硬件攻击的创造。在这种情况下，半导体供应链中的不同实体可以恶意行事，并对从设备到系统的设计计算层进行攻击。我们的攻击是一个硬件特洛伊木马，在不受信任的铸造厂中插入了在面具的生成/制造过程中。特洛伊木马在制造，通过添加，删除或设计单元的变化中留下了脚印。为了解决这个问题，我们在这项工作中提出了可解释的视觉系统，用于硬件测试和保证（EVHA），可以检测以低成本，准确和快速的方式对设计的最小变化。该系统的输入是从正在检查的集成电路（IC）中获取的扫描电子显微镜（SEM）图像。系统输出是通过添加，删除或在单元格级的设计单元格中使用任何缺陷和/或硬件木马来确定IC状态。本文概述了我们的防御系统的设计，开发，实施和分析。

组合优化是运营研究和计算机科学领域的一个公认领域。直到最近，它的方法一直集中在孤立地解决问题实例，而忽略了它们通常源于实践中的相关数据分布。但是，近年来，人们对使用机器学习，尤其是图形神经网络（GNN）的兴趣激增，作为组合任务的关键构件，直接作为求解器或通过增强确切的求解器。GNN的电感偏差有效地编码了组合和关系输入，因为它们对排列和对输入稀疏性的意识的不变性。本文介绍了对这个新兴领域的最新主要进步的概念回顾，旨在优化和机器学习研究人员。

在过去的十年中，神经网络（NNS）已被广泛用于许多应用程序，包括安全系统，例如自主系统。尽管采用了新兴的采用，但众所周知，NNS容易受到对抗攻击的影响。因此，提供确保此类系统正常工作的保证非常重要。为了解决这些问题，我们介绍了一个修复不安全NNS W.R.T.的框架。安全规范，即利用可满足的模型理论（SMT）求解器。我们的方法能够通过仅修改其重量值的一些重量值来搜索新的，安全的NN表示形式。此外，我们的技术试图最大程度地提高与原始网络在其决策边界方面的相似性。我们进行了广泛的实验，以证明我们提出的框架能够产生安全NNS W.R.T.的能力。对抗性的鲁棒性特性，只有轻度的准确性损失（就相似性而言）。此外，我们将我们的方法与天真的基线进行比较，以证明其有效性。总而言之，我们提供了一种算法以自动修复具有安全性的算法，并建议一些启发式方法以提高其计算性能。当前，通过遵循这种方法，我们能够产生由分段线性relu激活函数组成的小型（即具有多达数百个参数）的小型（即具有多达数百个参数）。然而，我们的框架是可以合成NNS W.R.T.的一般框架。一阶逻辑规范的任何可决定片段。

由于其灵活性和能源效率，现场编程的门阵列（FPGA）正在广泛使用无数数据中心应用程序的加速器。在这些应用中，FPGA在加速低延迟实时深度学习（DL）推论方面显示出令人鼓舞的结果，这已成为许多最终用户应用中必不可少的组成部分。通过多个用户可以共享虚拟化云FPGA的新兴研究方向，基于FPGA的DL加速器的安全方面需要仔细考虑。在这项工作中，我们评估了DL加速器在多端FPGA方案中基于电压的完整性攻击的安全性。我们首先证明了使用不同的攻击者电路对最先进的Stratix 10卡进行此类攻击的可行性，这些攻击者在逻辑上和物理上在单独的攻击者角色中隔离，并且不能被传统的BitStream Checkers标记为恶意电路。我们表明，在现代FPGA中，激进的时钟门控，一种有效的节能技术也可能是潜在的安全威胁。然后，我们对受害者角色的DL加速器进行攻击，以评估DL模型对对手引起的正时故障的固有弹性。我们发现，即使使用最强的攻击器电路，在以安全的操作频率运行时，DL加速器的预测准确性也不会受到损害。此外，我们可以通过过度锁定DL加速器而不会影响其预测准确性来实现1.18-1.31倍的推理性能。

测试点插入（TPI）是一种可增强可测试性的技术，特别是对于逻辑内置的自我测试（LBIST），由于其相对较低的故障覆盖率。在本文中，我们提出了一种基于DeepTPI的Deep Greatherions学习（DRL）的新型TPI方法。与以前基于学习的解决方案将TPI任务作为监督学习问题不同，我们训练了一种新颖的DRL代理，即实例化为图神经网络（GNN）和深Q学习网络（DQN）的组合，以最大程度地提高测试覆盖范围改进。具体而言，我们将电路模型为有向图并设计基于图的值网络，以估计插入不同测试点的动作值。 DRL代理的策略定义为选择具有最大值的操作。此外，我们将预先训练模型的一般节点嵌入到增强节点特征，并为值网络提出专用的可验证性注意力机制。与商业DFT工具相比，具有各种尺度的电路的实验结果表明，DEEPTPI显着改善了测试覆盖范围。这项工作的代码可在https://github.com/cure-lab/deeptpi上获得。